1，至少6年或以上ASIC芯片SOC模块设计、集成工作经验；
2，熟悉verilog语言，有良好编程习惯；
3，熟悉ASIC芯片前端设计流程；
4，熟悉SOC芯片架构；
5，至少精通其中一项：通用处理器（包括CPU、DSP、GPU等），总线（NOC、NIC等），DDR等常用存储，多媒体（ISP、video等），高速外设，低速外设，精通两项或以上者优先；
6，熟练运用至少一门脚本语言；
7，熟悉ddr、CPU、总线、dsp、usb、sdio、spi等；
8，熟悉验证、综合、后端设计中任一项者优先；
9，硕士及以上学历，博士优先；